MicroEvo、LLMとMCTSでプロセッサ設計を探索、Pareto品質を最大36.2%向上

東南大学、NVIDIAなどの機関が、プロセッサ・マイクロアーキテクチャの多目的探索ループに大規模言語モデルを組み込むMicroEvoを提案した。この種の設計空間には、フェッチ幅、リオーダーバッファ、発行キュー、キャッシュ、分岐予測器などのパラメータが同時に関係する。論文のベースラインコアでは、わずか22種類の設定項目から約3.95×10¹³通りの組み合わせが生じ、XiangShan Kunminghuコアへ拡張すると約3.41×10²⁶通りに達する。さらに、各候補にはサイクル精度シミュレーションと消費電力・面積の推定が必要となる。そのため重要なのは全数探索ではなく、限られた評価を、性能・消費電力・面積（PPA）を改善する可能性が高い領域へ集中させることだ。

MicroEvoでは、モンテカルロ木探索が探索を管理し、LLMが候補の生成を担う。まず、最高性能、最高効率、またはバランス重視に偏らせた有効な構成を作成し、その後、2種類の進化的操作を使用する。knowledge tunerは優良な親ノードの近傍で相互に結合したパラメータを調整し、pattern explorerは兄弟ノードを比較しながら、より大幅なアーキテクチャパターンの変更を試みる。設計空間を外れたモデル出力は最も近い有効値へマッピングされる一方、実際のCPI、消費電力、面積の評価には引き続きgem5とMcPATを使用し、LLM自身にはPPAを予測させない。

探索戦略も、一般的な単一報酬のUCTとは異なる。Pareto-UCTは、候補によるハイパーボリュームへの限界寄与、目的空間における混雑距離、探索項を同時に考慮する。予算の消費に伴い、探索の重みは段階的に低下する。また、成功した親子設計間の差分を再利用可能なルールとして整理し、過去のハイパーボリューム寄与と使用回数に基づいて取得する。さらに有限状態コントローラーを使い、exploit、balance、exploreという3種類のプロンプトモードを切り替えることで、同一の局所領域に長期間とどまることを防ぐ。

著者らは、5つの初期点と10ラウンドの拡張により45回のシミュレーションを実施し、5回の独立試行の平均を算出した。主要設定では、Gemini-3-pro版がNSGA-IIと比較してハイパーボリュームを最大36.22%向上させた。HV 0.74へ到達するまでに必要な評価回数で見ると、NSGA-IIの10.6倍の効率を示した。DeepSeek-V3.2による探索では、LLM推論が総実行時間に占める割合はわずか7.31%で、主なコストは依然としてハードウェアシミュレーションだった。MIT Licenseのコードが公開されており、xs-gem5、McPATインターフェース、出力トラッキングが含まれる。ただし、結果はテープアウト後の実測ではなく、シミュレーターと解析モデルに基づく。異なるモデル、プロンプト、シミュレーターのバージョンでも同様の改善を維持できるかは、今後の検証が必要だ。