MicroEvo 以 LLM 與 MCTS 搜尋處理器設計，Pareto 品質最高提高 36.2%

東南大學、NVIDIA 等機構提出 MicroEvo，把大型語言模型放入處理器微架構的多目標搜尋迴圈。這類設計空間同時牽涉取指寬度、重排序緩衝區、發射佇列、快取及分支預測器等參數；論文的基礎核心僅 22 類設定，就形成約 3.95×10¹³ 種組合，擴展至香山昆明湖核心後更達約 3.41×10²⁶ 種。每個候選還要經週期精確模擬與功耗、面積估算，因此關鍵不是窮舉，而是讓有限評估落在較可能改善效能、功耗及面積（PPA）的區域。

MicroEvo 以蒙地卡羅樹搜尋管理探索，LLM 則負責產生候選。它先建立偏向最高效能、最高效率或平衡取向的合法組合，再使用兩種演化操作：knowledge tuner 在優良父節點附近調整互相耦合的參數，pattern explorer 則比較兄弟節點，嘗試較大幅度的架構模式變化。超出設計空間的模型輸出會被映射至最近的合法值，而真正的 CPI、功耗與面積仍交由 gem5 與 McPAT 評估，沒有讓 LLM 自行預測 PPA。

搜尋策略也不是一般單一獎勵的 UCT。Pareto-UCT 同時計入候選對超體積的邊際貢獻、目標空間的擁擠距離及探索項；隨預算消耗，探索權重逐步下降。系統另把成功的父子設計差異整理成可重用規則，依歷史超體積貢獻與使用次數取回，並以有限狀態控制器在 exploit、balance、explore 三種提示模式間切換，避免長期困在同一局部區域。

作者以 5 個初始點及 10 輪擴展完成 45 次模擬，並對五次獨立試驗取平均。Gemini-3-pro 版本在主要設定相較 NSGA-II 將超體積提高最高 36.22%；達到 HV 0.74 時，所需評估次數的效率為 NSGA-II 的 10.6 倍。DeepSeek-V3.2 搜尋中，LLM 推論只占總執行時間 7.31%，主要成本仍是硬體模擬。MIT 授權程式已公開，包含 xs-gem5、McPAT 介面及輸出追蹤；但結果仍基於模擬器與分析模型，而非流片量測，且不同模型、提示與模擬器版本能否維持增益仍待驗證。